Compuertas lógicas con FPGA de Xilinx en Spartan 3E

Vamos a utilizar el software Xilinx ISE 10.1 y la tarjeta de Diligent Spartan 3E disponible en el laboratorio de simulación de la facultad de Ingeniería Electrónica y Biomédica de la Universidad Antonio Nariño,sede sur, en Bogotá. La tarjeta dispone de 4 interruptores Dip-Switch  y 8 leds en montaje superficial, que vamos a utilizar para esta práctica.

   Abrimos el Navegador de proyectos del Xilinx Ise 10.1:

Damos OK en la ventana Did you Know y cierre la ventana What's New in Xilinx Ise Design suite 10.1.
Esas ventanas ofrecen información interesante sobre el manejo del software, por lo cual antes de cerrarlas es conveniente leer dicha información.

Seleccione: file --> New proyect.  Indique la carpeta en la que va a trabajar y elija como Esquemático
( Schematic) el tipo de diseño que se va a realizar.

Al dar Siguiente en la nueva ventana debe colocar los nombre de la familia, dispositivo,empaque, velocidad, herramienta de síntesis, Simulador, lenguaje de preferencia para efectuar la simulación, etc, tal como se muestra en la siguiente gráfica:

De siguiente a las nuevas ventanas y finalmente las propiedades del proyecto aparecen resumidas en la última de ellas.

Luego de doble Click en Create New Source  y elija Schematic, y  vuelva a asignar como compuertas el nombre del archivo esquemático. No importa que el nombre del proyecto y del archivo esquemático sea el mismo.

Al dar siguiente y luego finalizar en los cuadros de diálogo restantes se abrirá el editor de esquemáticos para dibujar las compuertas lógicas.

En la parte izquierda dar click en la etiqueta Symbols y seleccionar en categories: logic.

En una forma muy similar a como se trabaja el ISPLEVER de Lattice Semiconductor se dibuja el esquemático con sus entradas y salidas:

Se salva el esquemático.

Sin necesidad de sintetizar el circuito esquemático procedemos a efectuar la respectiva simulación del diseño utilizando la herramienta ISE simulator. Creamos un banco de pruebas (testbench waveform) donde se asignan los valores que se asignan a las entradas X y Y, y en función de las cuales se obtendrán las 8 salidas.

En Project  >  New Source abrimos una nueva caja de diálogos para crear un nuevo archivo que llamamos comp_tb para el banco de pruebas Test Bench Waveform:

Damos NEXT dos veces y luego al finalizar este proceso, se abre una nueva caja de diálogos tal como se muestra a continuación:

En Clock Information seleccionamos  como "Combinatorial" nuestro diseño.Lo demás campos los dejamos igual.

Luego se cambia por una nueva ventana así:

Pulsamos Finish para abrir el editor de formas de onda, para dibujar diferentes combinaciones de valores en las entradas X y Y

En la parte superior izquierda de la pantalla en la ventana Sources seleccione Behavioral Simulation.

Luego, en la parte inferior izquierda de la pantalla, en Process se despliega el menú Xlinx Ise Simulator y de doble Click en Behavioral Model.

Al ejecutarse la simulación debemos comprobar que el resultado es el esperado.

Luego de haber efectuado la simulación se hace la asignación de pines en la tarjeta Spartan 3E ; para ello en Source seleccionamos implementación y en Process: User Constraints.

Al dar (+) en User Constraints damos doble click en asignación de pines post-síntesis:

Después de haberse realizado la síntesis del esquemático se abre una ventana que permite la asignación de pines:

A medida que se va localizando cada entrada y salida como pines en la tarjeta se va señalizando con azul en la gráfica de la derecha el pin asignado.

Las entradas las ubicamos en los pines L14 y L13 de los interruptores de la tarjeta:

Para los pines en las salidas se tiene en cuenta los 8 leds  de que dispone la tarjeta que se encuentran ubicados en la parte duperior de los interruptores:

Al asignar los pines, se crea un archivo denominado: compuertas.ucf

Al observar el resumen del diseño ( View Design Summary)  en pin report dando click en la columna Signal Name se puede verificar que los pines se asignaron en forma correcta y procedemos a dar doble Click en Configure target Device para generar el archivo de programación Generate Programming file.

Aparece una advertencia y damos YES en la ventana respectiva. Debe estar alimentada la tarjeta y conectado el cable USB al computador para que se efectúe la detección automática de dicho cable y se pueda efectuar la respectiva programación de la FPGA dando Click en RUN (botón derecho) sobre la FPGA y omitiendo los otros 2 dispositivos, el CPLD y la memoria PROM.

Al efectuarse la programación exitosamente aparece un mensaje alusivo en color Azul así:

Al accionar los interruptores se puede observar en los leds el correcto manejo de las compuertas.

Descarga e instalación del software Xilinx Ise 10.1 para trabajar con FPGA de Spartan 3E

Para  descargar el software  Xilinx Ise 10,1 debe ir a  http://www.xilinx.com/support/download/index.htm

Hay versiones mas recientes que la 10.1 pero son muy pesadas y se demora demasiado su descarga.

Le recomiendo primero que todo que solicite el número de registro de identificación ID en una licencia gratuita, dando doble Click en Obtain a v10.1 Registraion ID.



 El ID es un número de 25 caracteres (números y letras) que Xilinx le envía a su correo electrónico.

Para poder descargar el software y recibir su número de registro ID  debe inscribirse (Create Account) llenando  un formulario completo con todos sus datos incluyendo su correo electrónico, y debe registrar un nombre de usuario y su respectiva contraseña. Cuando esté debidamente inscrito autorizan la descarga del paquete y le envían a su correo el ID de  la licencia gratuita del software, el cual cuando esté instalando el programa se la van a exigir.

De doble click en ISE Foundation WebPACK - 10.1 Full Product Installation. y descargue el programa de 2.25 GB en  una carpeta apropiada para ello.  Sea paciente, porque esto toma cierto tiempo.

Una vez descargado el software de 2.25 GB debe descomprimirlo.

Al dar doble clik en el archivo webpack_SFD  comienza  a descomprimir el software que viene enpaquetado.
Luego damos doble click en el archivo de instalación setup.exe

Al terminar de ejecutar el archivo setup.exe aparece una ventana de bienvenida a la instalación del software:

Damos Click en siguiente. Luego se le solicita el registro ID el cual Ud debe haber recibido por correo electrónico.

Copie y pegue los 25 caracteres correspondientes al ID y  de NEXT.
A las ventanas que aparecen a continuación  de NEXT, y al final comienza la instalación (Begin installation) lo cual puede tomar cierto tiempo.

Al terminar la instalación del software aparece en INICIO su Acceso directo:

Al abrir el Navegador de Proyectos (Project Navigator) estamos listos para comenzar a trabajar con la FPGA disponible en la  tarjeta SPARTAN 3E

La tarjeta Spartan 3 E es producida por la empresa DIGILENT  y dispone de la FPGA XC3S500E de Xilinx:
 

Banda Transportadora: Laboratorio final

Laboratorio: Utilizando un moto-reductor  que hace trasladar una banda que lleva adjunto un pequeño imán se desea accionar tres Reed Switchs. Al pasar el imán por el Red Switch 1 debe aparecer el dígito respectivo en un display de 7 segmentos de cátodo común y simultáneamente debe indicarse a través de un mensaje de audio grabado  que se está pasando por la Estación 1.  Esto mismo debe repetirse para la estación 2 y 3, donde en cada estación se dispone de un Reed Switch, estando los tres Reed Switch en paralelo. El motor debe arrancar al recibir un pulso de START,  y debe estar en movimiento mientras un contador 74190 ascienda del 0 al 9 y regrese nuevamente al 0.  El contador inicia su conteo ascendente desde el 0 al tiempo que el motor comienza a moverse. Cuando el motor está en reposo debe encenderse un Led Jumbo Amarillo. Cuando el conteo del 74190 es ascendente debe estar encendido un Led Jumbo Verde, estando apagado el amarillo. Cuando el conteo es descendente sólo debe estar encendido un Led Jumbo Rojo. Una barra de Leds permite visualizar el estado binario del contador.Cuando el contador llega al cero despues de haber efectuado su conteo descendente el contador queda bloqueado reseteado y el motor se detiene, listo para una nueva operación hasta tanto no se dé un nuevo pulso de START (Inicio).El Led Amarillo que indica el estado de reposo del motor debe quedar encendido.

Este proyecto permite repasar muchos conceptos estudiados en un curso de circuitos digitales secuenciales.

Vamos a explicar, paso a paso,  como  pudo realizar este proyecto el estudiante Jonathan Cuesta del curso de Digitales 2, Facultad de Ingeniería Electrónica, de la Universidad Antonio Nariño, sede Sur, Bogotá.

Hay que trabajar por partes, siguiendo la regla de oro: "Divide y vencerás". La idea es ir diseñando, simulando y practicando parte por parte, hasta llegar al final del proyecto.

Parte 1: Se buscó inicialmente  el motor reductor más adecuado, que permitiera través de dos  piñones  transmitir el movimiento del motor al de la banda transportadora, tal como se muestra en la siguiente fotografía:

Parte 2: Buscando que el motor no generara ruido se instaló además un circuito de optoacoplamiento.

En muchas ocasiones se hace indispensable, para evitar ruidos que pueden incidir en un mal funcionamiento de un circuito secuencial, el uso de un optoacoplador que aisle la carga del circuito secuencial. Para este situación es muy util implementar una salida optoacoplada con el PC817, tal como se muestra en el siguiente esquema:

Si la Entrada es 0 el relé está desenergizado y se activa el LED de potencia, y si la entrada es 1 se energiza el relé y se activa el MOTOR DC.  Como el motor funciona al crearse un campo electromagnético en el,  si no existiera el aislamiento eléctrico causará ruido y molestaría en el circuito lógico que lo está activando.

 El  Optoacoplamiento, quiere decir que el acoplamiento del motor y del LED de potencia con el circuito lógico que lo activa, se hace en forma óptica, a través del diodo infrarojo y el fototransistor que existen en el interior del chip de 4 pines PC817. Con el 0 lógico el led infrarojo no emite luz, y el fototransistor está abierto, en cambio, si se tiene un 1 lógico a la entrada, el led emite luz. y el fototransistor conduce.

Observe además que se están utilizando  tanto los contactos normalmente abiertos como los normalmente cerrados, o sea los 5 pines de que dispone el relé de 5 voltios.El diodo rectificador 1N4001 dispuesto inversamente y en paralelo con la bobina del relevo actúa como supresor de picos de corriente cotrarrestando la Ley de Lenz (  VL = - L di / dt), y evitando que el voltaje autoinducido negativo que se genera en la bobina del relevo queme el transistor 2N2222A que se está utilizando como interface entre la salida del optoacoplador y la bobina o entrada del relevo.

En este proyecto en lugar del Led de Potencia se utiliza un Led Jumbo Amarillo.Como el relevo es de 5 pines, dispone de contacto normalmente abierto y de otro contacto normalmente cerrado. Esto nos permite que cuando el motor esté apagado el Led Amarillo se encienda y que cuando el motor se active el Led amarillo se apague.

Para reducir la velocidad del motor hubo necesidad de acoplarle a la salida optoacoplada  un circuito de Modulación por Ancho de Pulsos PWM, usando un integrado 555 como Astable, de acuerdo a la información que se puede consultar como:  Control de velocidad de motores de CC por PWM en el portal UCONTROL.COM.AR

Se varía el potenciómetro hasta lograr la  velocidad adecuada para el motor.

Para acoplar el circuito PWM a la salida optoacoplada en los puntos de salida del motor es decir en el contacto normalmente abierto del relevo y GND alimentamos el circuito de Modulación   por Ancho de Pulsos PWM; unificando las tierras para ambos circuitos, tal como se muestra a continuación:

Parte 3: 

Se instalaron los Reed Switchs en paralelo buscando que actuaran como un único pulso de reloj que fuese al pin 1 (clk) de la GAL22V10 el cual funciona con un flanco de subida. La idea es que al pasar el imán que está adherido a la banda transportadora junto al Reed Switch se produzca el  flanco de reloj para que el contador elaborado con la GAL pase del 0 al 1 y en el display de 7 segmentos se visualice el dígito 1 y así mismo se  direccione A2,A1,A0 con 0 0 1  que permitan reproducir el mensaje grabado en el ISD1964 en dicha dirección, que para nuestro caso sería "ESTACIÖN UNO"  Así mismo se haría para las otras dos estaciones. Para evitar rebotes en los Reed Switchs se colocó antes del reloj de la GAL1 (pin1) un circuito ONE-SHOOT: monoestable no redisparable, con 555.

Como el monoestable es no redisparable absorve los rebotes producidos al activarse el Reed Switch con el imán.

 Para programar la GAL se trabajó con el Isplever de Lattice Semiconductor.

La siguiente fotografía muestra el proyecto hasta esta parte:

Se observa en la anterior fotografía tres protoboards: en el de la parte superior se montó el circuito PWM con 555 para reducir la velocidad del moto-reductor ajustando el potenciómetro; en el protoboard de la mitad se aprecia la Gal22V10 que maneja el display de 7 segmentos, cátodo común, y el 555 que actúa como Antirebotes del reloj de la GAL;  en el otro protoboard está dispuesto la tarjeta que maneja el chip de sonido ISD1964. En ese mismo protoboard se puede apreciar el integrado 7404, de donde se obtiene el inversor que se requiere para manejar el flanco de bajada para la entrada PlayE del ISD, para reproducir los mensajes grabados.

Al llegar el imán al segundo Reed Switch se digita el 2 en el display y así mismo en el Chip de Sonido se reproduce lo grabado en la dirección 010 en A2 A1 A0: "ESTACIÓN DOS"

Manejando el Isplever programamos la Gal22V10 para el contador decodificado que maneje el Chip de sonido y el display de 7 segmentos de cátodo común:

La Gal posee un Reset Power On internamente lo cual hace que los 10 flip-flops de que disponen inicien en ceros. Por esta razón siempre debe ser este su estado inicial. Al activarse el flanco de subida del  reloj, al pasar el imán cerca del primer Reed Switch se visualiza en la tabla de estados la dirección A2 A1 A0 = 001 y simultáneamente en el display de 7 segmentos  se encienden sólamente los segmentos b y c. Cada pulso de reloj, a medida que la banda transportadora avanza el imán hacia los otros Reed Switchs se decodifica el 2 y el 3, y luego del 3 se pasa a un Reed Switch asociado al CERO en donde se apagan todos los segmentos del display y en la dirección Cero del ISD se ha grabado como mensaje "Estaciones Digitales"

El programa en ABEL para la GAL debe compilar correctamente y simularse antes de llevar el archivo JEDEC al programador superpro Z .Para generar el flanco de bajada para reproducir el mensaje grabado en el ISD se utilizó un inversor 74LS04 a la salida del clock, antes del pin 1 de la GAL.

Veamos el reporte de chip de la Gal1 generado por el Isplever:

Veamos un Video con lo trabajado hasta el momento:

Parte 4:  Para continuar con el proyecto se procedió a trabajar la activación del Motor y de los Leds Jumbos Verde y Rojo, junto con el contador 74LS190, a partir de una Máquina de Estado Algorítmico de acuerdo al diagrama ASM que se muestra a continuación:

Recordemos que una Máquina de Estado Algorítmico trabaja con base en dos grandes bloques: Un Procesador de Datos y una Unidad de Control, tal como se muestra en el siguiente esquema:

Inicialmente elaboramos en  la GAL22V10 la Unidad de Control como una Máquina de Moore:

Podemos verificar mediante la simulación que la Unidad de Control trabaja tal como la necesitamos:

Procedemos luego a trabajar lo concerniente al Procesador de Datos en la misma Gal2 22V10, para ello lo hacemos esquemáticamente, donde previamente debemos generar el Símbolo Esquemático para la Unidad de Control:

En caso dado que el lector lo considere necesario pueden usarse las salidas Q1 y Q0 para chequear los estados del control. Se supone que se ha simulado e implementado en el protoboard  flip-flops J-K y el contador 74LS190. Sus tablas de funcionamiento deben estar suficientemente comprendidas por el lector.

La simulación de la Gal 2 es tal como sigue:

El Chip Report de la Gal 2 se muestra a continuación:

Veamos una fotografía del montaje final:

Al ir trabajando por partes, efectuando el diseño y su respectiva simulación, e implementando en el protoboard lo simulado, nos permite llegar al final del proyecto con éxito, con la gran satisfacción de ver funcionando lo propuesto.

Un video nos permite observar el proyecto realizado:

La satisfacción al llegar exitosamente al final de un proyecto es compartida: Estudiante-Profesor.

Sintetizador de sonido ISD1964

El Sintetizador de sonido ISD1964 permite ser direccionado para grabar audio y luego reproducirlo en cada dirección de la memoria EEPROM interna donde fué grabado el mensaje.Como viene en encapsulado SOIC de montaje superficial, se elaboró,  mediante una tarjeta de circuito impreso,una adaptación a DIP para poder trabajarlo en la protoboard colocándole todos los elementos requeridos para su óptimo funcionamiento.Requiere de un micrófono ELECTRE polarizado, y Speaker de 16 ohmios, sirviendo los parlantes utilizados para Multimedia. La siguiente presentación en Power Point, describe resumidamente su arquitectura y forma de utilizarlo. ISD es la sigla de INFORMATION  STORE DEVICE  (Dispositivo para almacenar Información). Se pueden grabar y reproducir 16 mensajes de 4 segundos cada uno, para un total de 64 segundos, de ahí deriva el 64 en su rótulo. 

Los pines S0 (Start Input) y E0 (End Input) no se encuentran puenteadas en la plaqueta,por consiguiente hay que cablear externamente en el protoboard, y así mismo S1 con E1, S2 con E2, y S3 con E3. Quedan entonces sólo 4 pines de entradas de dirección que las podemos denominar A3,A2,A1 y A0, con los cuales podemos establecer las 16 direcciones: desde 0000 hasta 1111, donde en cada dirección podemos grabar y reproducir un mensaje de 4 segundos de duración, siempre y cuando se coloque una  resistencia de 80 KiloOhmios, como Rosc, y se pueda establecer la frecuencia de muestreo apropiada. En la plaqueta se dispone de una resistencia ya incorporada de 100 kilo-ohmios, con lo cual aumenta un poco el tiempo del mensaje a grabar pero disminuye así mismo la calidad del audio grabado. No se pudo obtener la resistencia de 80 K para montaje superficial. Para grabar se activa el pulsador REC habiendo seleccionado previamente la dirección y se habla a través de un micrófono ELECTRE sin pasarse de los 4 o 5 segundos . El Led con ánodo a Vcc, se debe encender mientras se está grabando.   Para escuchar lo grabado, en la misma dirección, se oprime el pulsador PLAYE (play Edge) o PLAYL (play Level). Un pulsador permite la reproducción por el flanco (se oprime y se suelta) y el otro pulsador lo hace por el nivel (debe permanecer el pulsador todo el tiempo oprimido en nivel bajo).

LABORATORIO:  Se trata mediante un Dip-Switch de 4 interruptores direccionar y grabar 16 mensajes.

 Al direccionar 0000 se debe grabar la palabra CERO en español e inglés, con 0001 la palabra UNO, y así sucesivamente hasta en 1111 grabar y reproducir la palabra QUINCE.

NOTA IMPORTANTE: HAGA EL PUENTE ENTRE A3 CON  A3, A2 CON A2, A1 CON A1 Y A0 CON A0. INDISPENSABLE PARA GRABAR EN TODAS LAS DIRECCIONES.

Veamos una fotografía del montaje realizado en el protoboard:

 .................................................................................................................................................................
Nota: El creador de este blog agradece públicamente a JOSE MIGUEL CEBALLOS FORERO y a su empresa KANANCE INGENIERIA de Mosquera,Cundinamarca, con su  excelente grupo de trabajo( Yamit, Michel, Edwin, Diego, Pedro, Yaneth),  por la colaboración en la importación del Chip, diseño, elaboración y pruebas de la tarjeta que nos permite trabajar con este interesante sintetizador de sonido