EJERCICIOS RESUELTOS
DE LÓGICA SECUENCIAL
1 Seleccione
la respuesta correcta:
Para las preguntas de 1 a 5, tenga en cuenta el siguiente
diagrama, correspondiente a un circuito lógico secuencial:
1. Se
puede afirmar que el circuito secuencial
es:
( A ) Un contador de anillo
( B ) Un contador Johnson
( C ) Un registro de
almacenamiento ( D ) Un registro de desplazamiento
Respuesta: (D)
De acuerdo a la tabla de verdad de la compuerta XNOR su salida es 1 si QC y QD son ambas CEROS o ambas UNOS.
En el contador Johnson se debe dar la secuencia: 0000,1000,1100, 1110, 1111,... Este estado no se da en el circuito indicado, por consiguiente sólo corresponde a un registro de desplazamiento.
2. I. Si la entrada RESET está en nivel bajo, las
salidas de los flip-flops se hacen todas
CERO, al
producirse el flanco de subida del reloj.
II. Cada flip-flop D, se puede remplazar por un
J-k, efectuando un puente entre J
y K´.
( A ) Sólo I
es verdadero
( B ) Sólo II es verdadero
( C )
I y II son verdaderos
( D ) Tanto I como II son falsos
Respuesta: (B)
Si la entrada RESET está en nivel bajo, las salidas de los flip-flops se hacen todas CERO,
independientemente del flanco de reloj, puesto que el RESET está activando la entrada asíncrona
CLRN de cada flip-flop, por consiguiente la afirmación I es falsa.
La afirmación II es verdadera. Si J =0, K=1, Q = 0; Si J =1, K=0, Q = 1; por consiguiente un flip-
flop J-K, J y K´ puenteados, se comporta como un flip-flop D.
3. Si
las salidas de los flip-flops QA, QB, QC y QD, son inicialmente 0000,y la entrada RESET está fija en nivel
alto, al llegar el primer flanco de
reloj, dichas salidas son:
( A ) 0100
( B ) 1000 ( D )
0010 ( D ) 0001
Respuesta: (B)
La compuerta XNOR con entradas QD=0, QC=0, coloca un nivel alto a la entrada D de QA, lo cual hace que al llegar el primer flanco de reloj: QA=1, QB = 0, QC = 0, QD = 0.
4. Para
el segundo pulso de reloj, las salidas son:
( A ) 1110 ( B ) 1010 ( D ) 1110 ( D ) 1100
Respuesta: (D)
Para el segundo pulso de reloj, el UNO de QA se desplaza a QB, y a QA se introduce otro UNO, luego QA = 1, QB=1, QC = 0, QD = 0.
5. Para
el tercer y cuarto pulsos la secuencia en las salidas, en decimal, es:
( A ) 14, 7 ( B ) 14, 12 ( D ) 7, 11 ( D ) 13, 7
Respuesta: (A)
Para el tercer pulso QA = 1, QB = 1, QC =1, QD = 0. ( 14 decimal). Al ser QC=1,QD=0, la salida
de la compuerta XNOR está en nivel bajo, lo cual hace que para el cuarto pulso: QA=0, QB =1,
QC= 1, QD = 1 ( 7 decimal).
Para las preguntas de 6
a 10, tenga en cuenta el siguiente diagrama de estados, correspondiente
a una máquina de
Moore, que dispone de una entrada X y
una salida Z:
6.
Para implementar el circuito lógico correspondiente
se requiere un único Flip-Flop, porque:
( A ) Solo existe una
entrada ( B
) Solo existe una salida
( C ) Solo hay dos estados ( D )
Ninguna de las anteriores
Respuesta: (C)
Al existir solo dos estados A y B se necesita un único flip-flop para implementar el circuito lógico, puesto que al efectuar la asignación binaria: A = 0, B = 1.
7. Si
se implementa con un Flip-Flop D, la
ecuación de entrada del Flip-Flop es:
( A ) Q´ X´
( B )
Q X´
( C ) Q
X´ + Q´ X ( D )
Q´ X´ + Q X
Respuesta: (D)
Hay que tener en cuenta que D(Q) = Q, y que si Q = 1, Z=1.
Tabla de excitación con flip-flop D:
Q X Q Z D(Q)
0 0 1 0 1
0 1 0 0 0
1 0 0 1 0
1 1 1 1 1
De la tabla de excitación se deduce que por mintérminos: D(Q) = Q´X´ + Q X
8. Si
se implementa con un Flip-Flop T, la ecuación de entrada del Flip-Flop es:
( A ) X ( B )
X´
( C ) Q´ X ´ ( D ) Q X´
Respuesta: (B)
Tabla de excitación con flip-flop T:
Q X Q Z T(Q)
0 0 1 0 1
0 1 0 0 0
1 0 0 1 1
1 1 1 1 0
T(Q) = Q' X' + Q X' = X' ( Q' + Q ) = X'
9. La
salida Z en la máquina de Moore es:
I.
Independiente del tipo de Flip.Flop que se utilice.
II. Independiente de la entrada
X.
( A )
Sólo I es verdadero
( B ) Sólo II es verdadero
( C )
I y II son verdaderos
( D ) Tanto I como II son falsos
Respuesta: (C)
Tal como se aprecia en las tablas de excitación, la salida Z en la máquina de Moore no depende del
tipo de flip-flop utilizado ni de la entrada Z. Simplemente, en nuestro ejemplo, está asociada a los
dos estados.( Z = 0, para el estado A, y, Z =1, para el estado B).
10. La
salida Z es:
( A ) Q´
( B ) Q
( C ) Q
X ´
( D )
Ninguna de las anteriores
Respuesta: (B)
Z = 1, cuando Q = 1 (Estado B), luego Z = Q.
2.Se
requiere diseñar e implementar el circuito lógico correspondiente a una máquina
de estado algorítmica ASM, que utilizando un contador 74191, y obedeciendo un pulso de START, inicie un conteo descendente desde el QUINCE
hasta el CERO, permaneciendo así
hasta un nuevo pulso para repetir la operación.
Elaborar:
( A ) Diagrama ASM
( B ) Procesador de Datos utilizando el
contador 74191.
( C ) Unidad de Control utilizando un multiplexor de 2 entradas/1 salida, Un flip-
flop D e inversores.
El
contador 74191 trabaja de acuerdo a la siguiente tabla de operación:
LDN GN DNUP
|
Operación
del Contador
|
0 X X
|
Carga
en paralelo
|
1 0 0
|
Cuenta ascendente
|
1 0 1
|
Cuenta
descendente
|
1 1 X
|
Inhabilitación
|
SOLUCIÓN:
(
A ) Diagrama de estados:
D: Detector , para averiguar si
el contador llegó a 1 ( Un pulso antes de terminar su conteo y llegar a Cero)
( B ) Procesador de datos:
( C ) Unidad de control:
Cuando START =
0, Q = 0, T0 = 1 , T1 = 0 ( Inicio de Máquina )
Cuando START =
1, al producirse el flanco de subida de
reloj, Q = 1, T0 = 0, T1 = 1; Dicho estado permanece, mientras D = 0;
Cuando D = 1, en el flanco de subida de
reloj, Q=0, y se regresa a T0 = 1, T1 = 0.
.jpg)
