Contador de década 74190

El contador 74190 responde a un diseño muy similar al 74191 con la única diferencia que cuenta en década o BCD ( del 0 al 9).

CARGA PARALELA ASÍNCRONA:

Dispone de una entrada LOAD para carga paralela asíncrona, es decir si LOAD = 0, las salidas de los flip-flops QD, QC,QB,QA  se hacen iguales a las entradas D,C,B,A (Data inputs) independientemente del reloj y de las otras entradas de control. En el gráfico de diagramas de tiempo se puede observar que al hacer Load =0, el contador se carga en el 7 decimal ( QD =0,QC=1,QB=1,QA=1).

CONTEO ASCENDENTE (COUNT UP):

Debe estar la entrada LOAD en nivel alto, la entrada  ENABLE en 0 para que el conteo esté habilitado, y además la entrada DU (Down/Up) debe estar en nivel bajo. En el gráfico podemos observar que en decimal después de que fué cargado en 7 el contador cuenta en decimal : 8, 9,0,1,2 , en cada flanco de subida del reloj, y se inhibe o bloquea en el 2.

CONTEO BLOQUEADO (INHIBIT):

Si LOAD = 1 , y CTEN (Count Enable) = 1, el contador se bloquea en el ultimo número al que hubiese llegado, sin importar en que esté la entrada Down/Up. En el gráfico observamos que el contador después de  haber llegado al 2, aunque transcurren 2 pulsos de reloj más, el conteo está inhibido, puesto que el Enable está en nivel alto.

CONTEO DESCENDENTE (COUNT DOWN):

Si LOAD =1, ENABLE =0, y DU = 1, el contador desciende cada flanco de subidaa del reloj.En el gráfico observamos que el contador después que se habilita al colocar nuevamente ENABLE =0, desciende del 2 al 1, luego pasa al 0, y sigue en forma descendente: 9,8,7.

SALIDA MAX/MIN:
Da un Nivel Alto al llegar el contador al valor más alto o máximo (9 al contar ascendentemente), permaneciendo en alto durante todo el pulso del reloj, o  al llegar el contador al valor más bajo o mínimo (0 al contar descendentemente), permaneciendo en alto durante todo el periodo del reloj.

SALIDA RIPLE CLOCK (RCO):
Detecta mediante un nivel bajo, cuando el conteo ha llegado al 9 cuando asciende, o al 0 cuando desciende, pero solamente durante el semiperiodo del reloj correspondiente al nivel bajo del mismo. Esta salida es muy útil para hacer cascada utilizando dos 74190, para que efectuén conteo de unidades y decenas,por ejemplo un contador que cuente del 0 al 99.

EJERCICIO DE APLICACIÓN:
Diseñar un circuito con un contador 74190 que inicie en 5, y al darle una órden (START) cuente ascendentemente hasta el 9, y luego lo haga descendentemente hasta llegar al 5 y bloquearse. Simular su funcionamiento en Altera.


Solución:
Se debe utilizar la entrada START por medio de un interruptor (no un pulsador), para que pase del 0 al 1, para iniciar la operación, de acuerdo al esquema mostrado a continuación:

Al analizar el circuito notamos que si la entrada START está inicialmente en CERO (a tierra) la salida Q del flip-flop está tambien en 0, lo mismo que la entrada de control LDN (LOAD), y como las entradas de datos D,C,B,A están respectivamente en 0101, ello hace que mientras permanezca LOAD = 0, al estar START =0, el contador se cargue asincrónicamente en el 5 decimal. Al pasar START al 1, moviendo el interruptor de tierra a Vcc, LOAD =1, y como la salida Q del flip-flop T está conectada a la entrada DOWN/UP (DNUP), como Q=0, así mismo DNUP=0, y cada flanco de subida del CLK (555) el contador incrementa, contando a partir del 5, 6,7,8,9. Al llegar al 9 en el conteo ascendente la salida MAXMIN (MXMN) pasa del 0 al 1, lo cual hace que se produzca un flanco de subida del flip-flop T, el cual está en Toggle(Conmutación) por cuanto su entrada T está a VCC. Esto hace que la salida Q del flip-flop pase de 0 a 1, y así mismo la entrada DNUP se hace igual a 1, con lo cual el contador a partir del siguiente flanco de subida del reloj decrementará, pasando del 9, al 8, luego al 7,  luego al 6, y después al 5. Al llegar al 5 en conteo ascendente la compuerta AND de 3 entradas detecta QC=1, QB=0, y DNUP=1. Como QB tiene un inversor, la entrada a la AND llega en nivel alto, a partir de QB. Al tener sus entradas en nivel alto, la salida de la AND tambien tiene nivel alto, y como está conectada al ENABLE (GN) el contador se bloquea en el 5. Al estar el contador incrementando DNUP=0, lo cual hace que la salida de la AND sea 0, y al contar descendentemente se puede observar que se dá la secuencia:  QD QC QB QA DNUP 
                              1     0     0     1      1
                              1     0     0     0      1
                              0     1     1     1      1  
                              0     1     1     0      1 
                              0     1     0     1      1


Cuando QC =1, QB =0, DNUP = 1, el contador a llegado al 5 descendentemente y debe bloquearse.


Al efectuar la simulación en Altera se puede observar que el circuito señalado funciona perfectamente:

Rediseño del contador 74LS191 (Ingeniería Inversa)

Se trata de lograr las ecuaciones Booleanas que correspondan al circuito lógico, para lo cual requerimos sus características, segun su Data Sheet:

Su diagrama lógico es el siguiente:

Sus formas de Onda o diagramas de tiempo, describen su funcionamiento:

Su circuito lógico corresponde a:

Vamos a efectuar el rediseño, por partes, siguiendo la "regla de oro" en la Electrónica: "DIVIDE Y REINARAS"


Lo primero que hacemos es suponer que el contador fuese solo ascendente, y  de 3 bits:
Su tabla de estado es:
ESTADO PRESENTE     ESTADO SIGUIENTE
     QC QB QA                       QC QB QA
      0     0     0                           0    0     1
      0     0     1                           0    1     0
      0     1     0                           0    1     1
      0     1     1                           1    0     0
      1     0     0                           1    0     1
      1     0     1                           1    1     0
      1     1     0                           1    1     1
      1     1     1                           0    0     0

 Como observamos en el diagrama lógico que el flip-flop utilizado es T ( J-K puenteado) su Tabla de Excitación es la siguiente:

ESTADO PRESENTE     ESTADO SIGUIENTE  ENTRADAS DE LOS FLIP-FLOPS
     QC QB QA                       QC QB QA                  T(QC)       T(QB)       T(QA)
      0     0     0                           0    0     1                        0               0                1
      0     0     1                           0    1     0                        0               1                1
      0     1     0                           0    1     1                        0               0                1
      0     1     1                           1    0     0                        1               1                1
      1     0     0                           1    0     1                        0               0                1
      1     0     1                           1    1     0                        0               1                1
      1     1     0                           1    1     1                        0               0                1
      1     1     1                           0    0     0                        1               1                1
Nos interesa obtener las ecuaciones de los 3 flip-flops:
T(QC) = QC´QB QA + QC QB QA = (QC´ + QC) ( QB QA ) = QB QA
T(QB) = QC´QB´QA + QC´QB QA + QC QB´QA + QC QB QA =  QB´QA (QC´+ QC) +
 QB QA ( QC´+ QC) = QB´QA + QB QA = (QB´+ QB) QA = QA
T(QA) = 1

Resumiendo:     T(QC) = QB QA
                         T(QB) =       QA
                         T(QA) =           1

Extrapolando ideas podemos razonadamente suponer que T(QD) = QC QB QA, para el contador sincrónico ascendente de 4 bits.

Luego las ecuaciones del contador de 4 bits nos quedarían así:
                         T( QA) = 1
                         T (QB) = QA
                         T (QC) = QA QB
                         T(QD) =  QA QB QC

Aplicando luego nuevamente sólo lógica podemos pensar que si el contador fuese descendente las ecuaciones serían:

                         T( QA) = 1
                         T (QB) = QA´
                         T (QC) = QA´ QB´
                         T(QD) =  QA´ QB´ QC´

Para que el contador sea UP/DOWN (Ascendente/Descendente) se requiere multiplexar de 2 a 1, y la entrada Down/Up, que llamaremos DU y correspondiente al pin 5 del chip, será la entrada de selección en cada multiplexor: Entonces las ecuaciones para el contador de 4 bits UP/DOWN nos quedan así:

                         T( QA) = 1
                         T (QB) = QA  DU´ + QA´ DU
                         T (QC) = QA QB DU´ + QA´QB´ DU
                         T(QD) =  QA QB QC DU´ + QA´ QB´QC´ DU

Podemos verificar que si DU = 0, (DU´ = 1), entonces tendremos:
                         T( QA) = 1
                         T (QB) = QA
                         T (QC) = QA QB
                         T(QD) =  QA QB QC
,lo cual corrobora que si DU = 0, el 74191 cuenta ascendentemente.

Si por el contrario, DU = 1, (DU´ = 0), las ecuaciones serían las del contador descendente.

Regresando al diagrama lógico, podemos verificar que las ecuaciones de entrada de los flip-flops T, corresponden al circuito mostrado en el esquema que presenta el fabricante, aunque presentan sólo alguna diferencia porque aún no hemos tenido en cuenta la entrada del ENABLE, o sea la entrada G,correspondiente al pin 4 del circuito integrado.

Observando la gráfica de Diagramas de tiempo, vemos que si G = 0, el contador está habilitado, y en cambio si G =1 se bloquea.

Esta situación nos lleva a modificar las ecuaciones, quedando así:

                         T( QA) = G´

                         T (QB) = G´QA  DU´ + G´ QA´ DU
                         T (QC) = G´QA QB DU´ + G´QA´QB´ DU

                         T(QD) =  G´QA QB QC DU´ + G´QA´ QB´QC´ DU 

Podemos verificar que si G = 0, (G´= 1), y las ecuaciones quedan iguales a como estaban, y en cambio, si G=1,(G´=0), y todas las entradas de los flip flops T quedan iguales a cero, y por consiguiente por más que llegue el flanco de subida del reloj, las salidas de los flip flops no cambian, bloqueándose o inhabilitándose el contador. 

Ahora si podemos verificar que las ecuaciones y el circuito lógico son totalmente coherentes.


Volviendo al diagrama de tiempos podemos observar que el contador dispone de una entrada de carga, LOAD, que de acuerdo a su diagrama de conexión corresponde al pin 11 del chip.

La carga o prefijación es asíncrona, es decir, independientemente del reloj, si LOAD = 0, los bits correspondientes en las entradas de datos paralelos DATA D, DATA C, DATA B y DATA A, se fijan en las salidas de los flip-flops QD, QC,QB,QA,  sin importar si ha llegado o no el flanco de subida del CLOCK.

Se pide al lector que deduzca las ecuaciones Booleanas para manejar las entradas asincrónicas o de control PRESET y CLEAR de los flip-flops T. Se puede observar en el diagrama lógico que el circuito es repetitivo, o sea basta deducirlo una vez y se aplica para los 4 flip-flops.


Adicionalmente, falta encontrar las ecuaciones Booleanas que describen los circuitos lógicos para las salidas del 74191:MAX/MIN  y RIPPLE CLOCK. 

Direccionamiento de memoria 28C64 y contador de anillo para Matriz de LEDs: Estudio de casos

Para el direccionamiento de la memoria EEPROM AT28C64 se requiere un contador que permita generar los caracteres U, A, N, blanco, en forma cíclica indefinida, al manejar las 7 filas de una matriz de LEDs, el cual debe estar sincronizado con un contador de anillo , activo por nivel bajo, que aterrice los cátodos de los Leds por columnas, cada centésima de segundo, para lograr la persistencia de la imágen por visualización dinámica.

¿Si se elabora un contador binario del 0 al 80 con una Gal, habría que elaborar con otra Gal el contador de Anillo para las 5 columnas, usando el mismo reloj con el 555?

¿Es posible con una sóla GAL22V10 manejar la memoria y el contador de anillo sincronizadamente ? ¿ Cómo se diseña e implementaría el circuito completo con una sola GAL?

Este caso se estudiará el martes 17 de abril en clase. Da nota adicional en el tercer corte, para el estudiante o el grupo de trabajo que presente una buena solución a este interrogante.

LABORATORIO: Caracteres con matriz de leds y memoria EEPROM

Se trata de obtener por pantallazos en una matriz de leds de 7 filas, 5 columnas   los caracteres que se muestran:

  Las 7 filas de la matriz, se conectan a 7 salidas de la memoria EEPROM 28C64, a través de buffer tree-state, circuito integrado 74LS244.  Los cátodos de los leds, en las columnas se manejan a través de un contador de anillo de 5 bits, activo por nivel bajo.   Sólo una columna se energiza cada vez, pero al hacer la secuencia del contador de anillo muy rápidamente cada 0,01 segundo, el ojo humano, por la persistencia de la imágen en la retina, ve todas las 5 columnas como si estuvieran todas energizadas, y pareciese que todos los Leds que generan el caracter estuvieran encendidos, pero en realidad sólo se estan encendiendo columnna por columna, de acuerdo al CERO que envía el Contador de Anillo a todos los 7 leds de cada columna y aterrizarlos.  Por medio de la memoria se envían los UNOS para que se enciendan los leds requeridos para que vaya formando el caracter. Por ejemplo, para formar la U, inicialmente la memoria debe enviarle a los leds de la primera columna 1111110, luego 0000001 a la segunda columna al tiempo que se energiza esa columna por el contador de anillo, después eso mismo a la tercera y cuarta columna a medida que el contador de anillo se desplaza, y al final a los 0,05 segundos, cuando se energiza la quinta columna, la más a la derecha, la memoria debe enviar nuevamente 1111110,  y esto debe  hacerlo repetitivamente unas 20 veces, para que el caracter, en este caso la U se observe durante 1 segundo ( 0,05 * 20 = 1). Luego se continúa en igual forma con los otros dos caracteres, la A y la N, dejando en blanco durante 1 segundo el display, y luego seguir la secuencia  desplegando el mensaje UAN blanco, UAN blanco,.. indefinidamente. El 74244 ademas de suministrar buena corriente a los leds de la matriz, protege a los transistores MOSFET de la memoria de una sobrecorriente que pudiese estropearlos.

Matriz de LEDS: 7 filas, 5 columnas

Una matriz de 7 por 5,  consiste en un arreglo de 35  LEDs que pueden ser encendidos y apagados individualmente utilizando un circuito adecuado. Se puede visualizar  como una  pantalla de pocos pixeles en los cuales se pueden presentar gráficos y textos, tanto estáticos como en movimiento. 

Conexión

El siguiente gráfico presenta una matriz de 5×7 LEDs, donde las columnas corresponden a los cátodos (deben ir conectados a tierra) y las filas corresponden a los ánodos (deben ir conectados a voltaje).

Matriz de 5×7 con columnas de cátodos

Para encender un LED específico debe ubicarse la interesección entre la columna y la línea correspondiente. Por ejemplo, para encender el LED que se muestra en la figura siguiente, la columna 3 (C3) debe ser conectada a tierra (a través de una resistencia de 220 ohm) mientras que la fila 5 (R5) es conectada a voltaje (5v).

El siguiente video muestra los dígitos en un contador descendente:  http://youtu.be/VjinnOytc3o

Ejercicios Resueltos sobre Contadores Sincrónicos con Flip-Flops T

 EJERCICIO 1:   Analizar el siguiente circuito efectuando su simulación en Altera:

Observando el circuito deducimos: T(QA) = 0,  T(QB)= 1,  T(QC) = QB.

La simulación en Altera es la siguiente:

  

Lo que corresponde a un contador que hace la secuencia 0,2,4,6,0,2,4,6,... tal como se muestra al agrupar las salidas:

EJERCICIO 2: Diseñar utilizando 4 flip-flops T un contador ascendente que efectúe la secuencia 0,4,8,12,0,4,8,12,...

Se elabora una tabla de Estado y luego una Tabla de Excitación con los Flip-Flops T:

                                ESTADO PRESENTE               ESTADO SIGUIENTE              ENTRADAS DE F.F.

                                      Q3 Q2 Q1 Q0                     Q3* Q2*  Q1*  Q0*           T(Q3) T(Q2) T(Q1) T(Q0)

                                        0   0    0    0                      0      1      0      0               0         1        0         0

                                        0   1    0    0                      1      0      0      0               1         1        0         0

                                        1   0    0    0                      1      1      0      0               0         1        0         0

                                        1   1    0    0                      0      0      0      0               1         1        0         0

Se deduce:  T(Q3)=Q2,   T(Q2)=1, T(Q1)=0, T(Q0)=0. Lo cual  lleva al siguiente circuito,donde las entradas asincrónicas Clear y Preset de de cada flip-flop T las dejamos al aire, porque no interesan para este caso:

Al simularlo en Altera verificamos que se cumple lo exigido:

 

Estudio de casos:Contador sincrónico con GAL

Se requiere diseñar e implementar con una GAL 22V10 un contador  binario ascendente del 0 al 20.

1. ¿Por qué no se puede implementar con la GAL un contador Asincrónico ?
2. ¿ Como se diseña el contador sincrónico?
3. ¿ Qué tipo de flip flop se debe utilizar, S-R, J-K, T  o  D ?
4. ¿ En qué forma puede ayudar el Logicaid en el diseño ?
5. ¿Cómo se procede con el ispLever para efectuar la simulación ?

Tema de clase: Viernes 23 de marzo.